华为的“Tau定律”提出逻辑折叠是实现1.4纳米芯片制造所必需的后德纳德（Dennard）缩放路径，从根本上重新定义了半导体缩放将如何进行。
超越传统缩放极限的转变
这一新颖的框架解决了在传统德纳德缩放——即电压和电流与晶体管尺寸成比例缩放——在先进芯片制造中达到平台期时所遇到的物理限制。
华为主张，如果继续仅仅依赖激进的特征尺寸缩小而缺乏架构创新，最终将在性能提升相对于功耗方面产生边际效益递减。
“Tau定律”引入了逻辑折叠的概念，这是一种旨在通过重构芯片架构内部的晶体管连接和操作逻辑，将更多的计算密度塞入相同物理面积的技术。
这种方法超越了仅仅缩小单个晶体管；相反，它改变了这些晶体管相互作用以执行复杂计算的方式。
行业分析师认为，这代表着一个关键的范式转变，即将半导体发展从纯粹的几何问题（我们能把东西做得多小？）转变为架构和拓扑学问题（我们如何高效地组织逻辑？）。
这对人工智能加速器和高性能计算等先进计算领域具有重大意义，表明未来几年的性能提升可能更多地来源于巧妙的组织而非原始的光刻缩小。
逻辑折叠的机制
从技术上讲，逻辑折叠涉及利用多级或堆叠晶体管结构，不仅用于垂直集成，更是专门用于将逻辑操作压缩到更紧凑的空间足迹中。
这种方法允许设计者使用更少的总晶体管来实现复杂功能，或者让现有晶体管在单个时钟周期序列内执行多个顺序角色。
预期的1.4纳米目标被定位为在该新缩放模型下可以实现的一个里程碑，从而规避了困扰当前3nm和2nm等节点的传统外推所带来的功率密度挑战。
该缩放路径的成功取决于克服这些密集折叠结构中与互连电阻和热管理相关的复杂挑战。
此外，华为的提议表明，未来的工艺节点将需要硬件架构师和工艺工程师之间比历史上更紧密的协作。
市场反应预计是主要半导体代工厂之间为可靠地大规模实现逻辑折叠所需的制造能力而展开的竞争性争夺。
如果成功商业化，“Tau定律”框架可能会决定先进硅开发的路线图直至2020年代末及以后，为传统理解的摩尔定律的物理限制提供了一条可行的逃生之路。
